Scopus İndeksli Yayınlar Koleksiyonu / Scopus Indexed Publications Collection

Permanent URI for this collectionhttps://hdl.handle.net/11147/7148

Browse

Filters

2015 - 20204

Settings

Institution Author: search.filters.institutionAuthor.Ayav, TolgaLanguage: search.filters.language.tr

Search Results

Now showing 1 - 4 of 4
  • Conference Object
    Osek/vdx Uyumlu Katı Gerçek-zamanlı İşletim Sistemleri için Zamanlama Mimarilerinin Değerlendirilmesi
    (IEEE, 2020) Saydam, Berkay; Ayav, Tolga
    Developing technology is reflected to the vehicles as well. But it brings the challenge of adding new functionalities to vehicles without compromising safety. The chips, which are used to provide the functionalities, are determined in the first step of ECU design. This decision will effect the remaining part of the development. Designing hardware and software together with testing phase is a long process in automotive industry. Changing the design of the hardware is quite costly after an ECU begins to be used in field. For these reasons, the selection of chips is directly related to cost and the functionality which should be provided to customer. Tasks, which fulfill desired functionality, provide a balance between performance and safety. These were evaluated for an OSEK/VDX certified OS and results are presented from the scheduling algorithms point of view. © 2020 IEEE.
  • Conference Object
    Yazılım Yapısal Kapsama Analizinde Testlerin Önceliklendirilmesi
    (CEUR Workshop Proceedings, 2015) Ayav, Tolga
    Bu çalışma değiştirilmiş koşul/karar kapsama stratejisince türetilmiş test girişlerinin önceliklendirilmesi için bir teknik sunmaktadır. Teknik Fourier analizine dayanmaktadır ve testlerin hata ortaya çıkarma potansiyellerine göre sıralanabilmesini hedeflemektedir. Bu sayede yazılımın yüksek öncelikli testlerden başlayarak düşüğe doğru sınanması veya test kümesinin yüksek öncelikli testleri kapsayacak şekilde daraltılması mümkün olabilecektir.
  • Conference Object
    Birleşimsel Devreler için Fourier Analizi Tabanlı Otomatik Test Örüntüsü Oluşturma
    (IEEE, 2015) Ayav, Tolga
    Fourier analysis of boolean functions has attracted great attention from computer scientists in the last decade but it still has few application areas. This work presents a Fourier analysis-based automatic test pattern generation method for combinational circuits.
  • Conference Object
    Neden-sonuç Çizgelerinden Test Girişlerinin Oluşturulması
    (CEUR Workshop Proceedings, 2016) Kavzak, Deniz; Ayav, Tolga; Belli, Fevzi
    Neden-sonuç çizgeleri çok bilinen gereksinim tabanlı yazılım test yöntemlerinden biri olduğu halde Myers tarafıdan önerildiği 1979 yılından beri bu çizgelerden test girişleri üretilmesi konusunda yeterince kapsamlı çalışma yap lmam ıştır. Bu bildiri, çizgelerin Boole ifadelerine dönüştürülmesini ve Boole ifadelerinin testi için önerilmiş olan MI, MAX-A ve CUTPNFP stratejilerini kullanarak test girişleri üretilmesini önermektedir. Mutasyon analizi kullanılarak bu yöntemlerin hata ortaya çıkarma başarımları ölçülmüş ve Myers' n önerdiği orijinal test üretme yöntemiyle kıyaslanmıştır.